


#4

5-31-02



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2000 年 10 月 16 日
Application Date

申請案號：089217870
Application No.

申請人：捷康半導體股份有限公司
Applicant(s)

局長
Director General

陳明邦

發文日期：西元 2001 年 10 月 16 日
Issue Date

發文字號：09011015286
Serial No.

申請日期	
案 號	
類 別	

A4
C4

(以上各欄由本局填註)

發明專利說明書

一、發明 名稱	中 文	具有溝槽之導線架晶片座
	英 文	
二、發明 創作人	姓 名	郭芳村 毛森 郭世賢 歐銀賞
	國 籍	中華民國
	住、居所	高雄市802苓雅區林泉街30號8樓 高雄市813左營區崇實新村117之16號 屏東市900興豐路137巷8號6樓之1 高雄市811楠梓區久昌街157號
三、申請人	姓 名 (名稱)	捷康半導體股份有限公司
	國 籍	中華民國
	住、居所 (事務所)	高雄市811楠梓加工出口區東二街3-3號
	代 表 人 姓 名	歐陽慶

9:\66\66061.doc

四、中文創作摘要（創作之名稱：

具有溝槽之導線架晶片座

本創作係關於一種導線架之晶片座，用以承載晶片，該晶片與該晶片座間以連接材料相連，該晶片座包括：複數個溝槽，該等溝槽貫穿該晶片座，該等溝槽間形成一限制區域，使得該連接材料被限制於該限制區域內，該晶片得以定位於該限制區域。由於該連接材料之內聚力，使其不會流入溝槽內。因此，該連接材料不會在加熱過程中四處擴散，可確保該連接材料被限制在該限制區域內，使在連接材料上之晶片不會偏轉移位，以提高封裝品質。

英文創作摘要（創作之名稱：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

(由本局填寫)

承辦人代碼：
大 類：
I P C 分類：

C6
D6

本案已向：

國(地區) 申請專利，申請日期： 案號： ☐有 ☐無主張優先權

本案在向中華民國提出申請前未曾向其他國家提出申請專利。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部智慧財產局員工消費合作社印製

五、創作說明 (1)

創作背景

1. 創作領域

本創作係關於一種半導體封裝之導線架，詳言之，係關於一種具有溝槽之導線架晶片座。

2. 先前技術說明

如圖1所示，習用之導線架1包括晶片座11與複數個導接腳位12、13等。晶片座11用以承載晶片。在一般功率電晶體之封裝技術中，為考慮功率電晶體之散熱問題，通常晶片座11之面積比晶片之面積較大，而非恰與所承載之晶片面積相同。

參考圖2，晶片座11上承載一晶片2，晶片2與晶片座11間以連接材料3連接。連接材料3通常為錫膏或銀膠等。當該連接材料3為錫膏時，由於在封裝過程中，須加熱該連接材料3，在加熱過程中，該連接材料3會在晶片座上四處擴散，將使得在連接材料3上之晶片2隨著偏轉而移位。因此，該晶片2無法方正地定位於晶片座11上，將使半導體封裝之品質降低。

因此，有必要提供一種創新且富進步性的導線架晶片座，以解決上述問題。

創作概述

本創作之優點在於提供一種導線架之晶片座，用於承載晶片，該晶片與該晶片座間以連接材料相連，該晶片座包括：複數個溝槽，該等溝槽貫穿該晶片座，

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、創作說明(2)

該等溝槽間形成一限制區域於該晶片座，使得該連接材料被限制於該限制區域內，該晶片得以定位於該限制區域。由於該連接材料之內聚力，該連接材料不會流入溝槽內，因此，該連接材料不會在加熱過程中四處擴散，可確保該連接材料被限制在該限制區域內，使在連接材料上之晶片不會偏轉移位，以提高封裝品質。

圖式簡述

圖1為習知之導線架示意圖；

圖2為習知之導線架承載晶片之示意圖；

圖3為本創作之第一實施例之導線架示意圖；

圖4為本創作之導線架承載晶片之示意圖；

圖5為本創作之第二實施例之導線架示意圖；及

圖6為本創作之第三實施例之導線架示意圖。

圖式元件符號說明

1：習知之導線架

11：晶片座

12、13：導接腳位

2：晶片

3：連接材料

5：本創作第一實施例之導線架

51：晶片座

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、創作說明(3)

511至516：溝槽

517：限制區域

6：連接材料

7：晶片

8：本創作第二實施例之導線架

81：晶片座

811至814：溝槽

815：限制區域

9：本創作第三實施例之導線架

91：晶片座

911、912：溝槽

913：限制區域

創作詳述

參考圖3，本創作第一實施例之導線架5之晶片座51包括：複數個溝槽511至516，該等溝槽511至516貫穿該晶片座51，該等溝槽511至516間形成一特定形狀（如長方形）之限制區域517，如圖3之虛線所示。該等溝槽511至516設置於限制區域517之四個週邊外圍。

參考圖4，晶片座51上之限制區域517內塗覆有連接材料6，連接材料6可為錫膏或銀膠等。連接材料6放置一晶片7，晶片7以連接材料6而與晶片座51連接。限制區域517之面積約與晶片7之面積相當。

五、創作說明(4)

由於該連接材料6之內聚力，該連接材料6不會流入溝槽511至516內。因此，在加熱過程中該連接材料6（錫膏）不會四處擴散，可確保該連接材料6被限制在該限制區域517內，使在連接材料6上之晶片7不會偏轉移位，晶片7被定位在該晶片座51之限制區域517內，使封裝品質提高。

本創作之導線架晶片座之溝槽，不限於如圖3之形狀或設置之位置。參考圖5，本創作之第二實施例之導線架8之晶片座81包括：四個溝槽811、812、813及814。四個溝槽貫穿該晶片座81。該等溝槽811至814間形成一長方形之限制區域815，如圖5之虛線所示。該等溝槽811至814設置於限制區域815之四個角落外圍，同樣地，該等溝槽811至814可以限制連接材料於該晶片座81之限制區域815內。

參考圖6，本創作之第三實施例之導線架9之晶片座91包括：二個溝槽911及912。二個溝槽貫穿該晶片座91。在此實施例中，因該晶片座91上承載之晶片之面積較大，且該晶片之長度約與晶片座81之長度相同，因此，二個溝槽911及912設置於晶片座91之橫寬方向，二個溝槽911及912與該晶片座91之外圍間形成一長方形之限制區域913，如圖6之虛線所示。亦即，二個溝槽911及912設置於限制區域之一個週邊外圍。二個溝槽911及912亦可限制連接材料於該限制區域913內。

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、創作說明 (5)

唯上述實施例僅為說明本創作之原理及其功效，而非限制本創作。因此，習於此技術之人士可在不違背本創作之精神對上述實施例進行修改及變化。本創作之權利範圍應如後述之申請專利範圍所列。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

1. 一種導線架之晶片座，該晶片座包括：
複數個貫穿該晶片座之溝槽，該等溝槽間形成一限制區域，俾使用以連接一晶片之連接材料被限制於該限制區域內。
2. 如申請專利範圍第1項之晶片座，其中該限制區域相當於該晶片之面積。
3. 如申請專利範圍第1項之晶片座，其中該等溝槽設置於該限制區域之至少一側外圍。
4. 如申請專利範圍第1項之晶片座，其中該等溝槽設置於該限制區域之角落外圍。
5. 一種導線架結構，包含複數個晶片座及複數個導接腳位，其特徵在於每一晶片座包括：
複數個貫穿該晶片座之溝槽，該等溝槽間形成一限制區域，俾使用以連接一晶片之連接材料被限制於該限制區域內。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線




圖.1




圖.2




圖.3




圖.4




圖.5




圖.6